What's APR?

APR, 數位IC設計流程的後段,

英文的全名是Auto place and route, 有很多其他的講法, 像是Physical design, chip implementation, PnR,


這樣的職位大多出現在什麼地方呢?

主要是chip design(ic design house), design service(智原, 創意), EDA vendor(synopsys, cadence), 或者foundry (台積, UMC)也會有一個這樣的team,
作一些andvance process test chip, 以及IP.

那這樣的工作內容是什麼呢?

以synopsys flow來說,
dc/netlist -> icc/data prep -> icc/floor plan -> icc/place -> icc/cts -> icc/route -> starrc/parasitic extraction -> pt/STA signoff -> calibre/PV signoff

實現gate level netlist to gds, 或者 RTL to gds, 實際的工作分際線由公司決定.

由於有很多的專有名詞, 一般不太容易向對科技產業陌生的人解釋這份工作的內容,

所以我們先針對IC產業有一些了解的人, 試著來敘述看看,

首先, 我們看來一個IC design的flow

spec -> design -> layout -> foundry -> package/test

因為離得比較遠, 我們先將layout之後的過程省略, 並將IC分成Analog IC以及Digital IC,

AIC
spec -> circuit design -> fully layout -> gds

DIC
spec -> HDL design -> APR -> gds

於是我們可以發現一個簡單的類比,

analog designer 做 circuit design, 稱之為 analog frontend
digital designer 做 HDL design, 稱之為 digital frontend

ic layout engineer 做 fully layout, 稱之為 analog backend
APR engineer 做 APR, 稱之為 digital backend

因此我們也會聽到有些人說APR就是數位的layout,
這句話其實不能算是錯誤的, 因為兩種職業都是產出gds讓foundry去製造,

我覺得不同的原因是
兩種職業的know how是有點差異的.

這要說到 AIC與DIC的不同,
AIC -> 精準的, 客製化的
DIC -> 元件模組化, 較大design scale

做個比喻,

假如今天我們要堆一座城堡,

AIC就像是用黏土一刀一筆的去刻畫出一座城堡
DIC則是用樂高堆疊出一座城堡

於是任何function的IC大多都可以採用AIC/DIC的做法去做,
差異只是出來的效率,cost會大不相同.

像是你如果想在城堡的窗戶雕龍刺鳳, 因為積木模組化的關係可能做不到這樣的精密.
要是你想要10座這樣的城堡, 那積木所需的時間就會大幅的少於用手工去刻劃
(因為模組化更容易導入自動化)

好吧~ 我知道這樣解釋很多人還是聽不懂,
所以後來朋友問我的工作內容我都直接說我是在倒茶水的小弟 T_T